

#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11195620 A

(43) Date of publication of application: 21 . 07 . 99

(51) Int. Cl

H01L 21/285

H01L 21/285

C23C 14/34

H01L 21/8238

H01L 27/092

H01L 29/78

H01L 21/336

(21) Application number: 10248351

(22) Date of filing: 02 . 09 . 98

(30) Priority:

29 . 10 . 97 JP 09297022

(71) Applicant:

**NEC CORP** 

(72) Inventor:

HAMANAKA NOBUAKI

**INOUE AKIRA ABIKO HITOSHI HIGUCHI MINORU** 

### (54) MANUFACTURE OF SEMICONDUCTOR DEVICE AND SPUTTERING DEVICE


(57) Abstract:


PROBLEM TO BE SOLVED: To sputter a high-melting point metal on the condition that the deterioration of the breakdown strength of a gate due to a sputtering device is not generated, in a method of manufacturing a semiconductor device, which is formed high-melting point metal silicide layer.

SOLUTION: A semiconductor device is manufactured into a structure, wherein a high-melting point metal is deposited on the whole surface of a silicon substrate formed with a gate electrode of a semiconductor element to form a high-melting point metal film and thereafter, when a heat treatment is performed on the surface of the substrate and a high-melting point metal silicide layer is formed on the interface between the surface of the substrate and the high-melting point metal film, the high-melting point metal film is sputtered and deposited by a magnetron sputtering unit on the condition that the amount Q of a charge to reach the gate electrode is less than 5 C/cm<sup>2</sup>. Moreover, a sputtering device 30 is constituted into a structure, wherein a collimater plate 32, which has a multitude of through holes penetrated from a target toward a wafer and consists of a conductor, is made to interpose between a target holder

16 and a wafer holder 14 in a state that the plate 32 is grounded.

COPYRIGHT: (C)1999,JPO





## (19)日本国特許庁(JP)

# (12)公開特許公報(A)

(11)特許出願公開番号

## 特開平11-195620

(43)公開日 平成11年(1999)7月21日


(51) Int. Cl. 6	識別記号	FI
H01L 21/285		H01L 21/285 S
	301	301 R
C23C 14/34		C23C 14/34 R
H01L 21/8238		H01L 27/08 321 F
27/092		29/78 301 Y
		審査請求 有 請求項の数12 OL (全16頁) 最終頁に続く
(21)出願番号	特願平10-248351	(71)出願人 000004237
		日本電気株式会社
(22)出願日	平成10年(1998)9月2日	東京都港区芝五丁目7番1号
		(72)発明者 濱中 信秋
(31)優先権主張番号	特願平9-297022	東京都港区芝五丁目7番1号 日本電気株
(32)優先日	平 9 (1997)10月29日	式会社内
(33)優先権主張国	日本 (JP)	(72)発明者 井上 顕
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(72)発明者 安彦 仁
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(74)代理人 弁理士 稲垣 清
		最終頁に続く

#### (54) 【発明の名称】半導体装置の製造方法及びスパッタ装置

## (57) 【要約】

【課題】 高融点金属シリサイド層を形成する半導体装置の製造方法において、スパッタ装置によるゲート耐圧の劣化が生じない条件で高融点金属をスパッタする半導体装置の製造方法及びそのためのスパッタ装置を提供する。

【解決手段】 本方法では、半導体素子のゲート電極が形成されたシリコン基板の全面に高融点金属を堆積して高融点金属膜を形成後、熱処理して高融点金属膜との界面に高融点金属シリサイド層を形成する際、ゲート電極に到達する電荷量Qが5C/cm²以下となる条件で、高融点金属膜をマグネトロンスパッタ装置によりスパッタ堆積する。また、スパッタ装置30は、ターゲットルダ16と、ウェハーホルダ14との間に、ターゲットからウェハーに向けて貫通した多数の貫通孔を有する導電体からなるコリメート板32を接地した状態で有する。



#### 【特許請求の範囲】

半導体素子のゲート電極が形成されたシ 【請求項1】 リコン基板の全面に高融点金属を堆積して高融点金属膜 を形成後、熱処理して前記高融点金属膜との界面に高融 点金属シリサイド層を形成する半導体装置の製造方法に おいて、

前記ゲート電極に到達する電荷量Qが5C/cm<sup>2</sup>以下 となる条件で、前記高融点金属膜をマグネトロンスパッ タ装置によりスパッタ堆積することを特徴とする半導体 装置の製造方法。

【請求項2】 前記マグネトロンスパッタ装置は、プラ ズマ密度最大領域が前記シリコン基板の外側になるよう に、ターゲットの大きさを設定して前記高融点金属膜を スパッタ堆積する構成であることを特徴とする請求項1 記載の半導体装置の製造方法。

【請求項3】 前記マグネトロンスパッタ装置は、前記 シリコン基板側のホルダマグネットが該シリコン基板を 有するウェハー側面を覆う状態で前記高融点金属をスパ ッタ堆積する構成であることを特徴とする請求項1記載 の半導体装置の製造方法。

【請求項4】 前記マグネトロンスパッタ装置は、ブラ ズマ密度最大の領域が前記シリコン基板を有するウェハ ーより上方になるように、該ウェハー側のホルダマグネ ットの強度を設定して前記高融点金属をスパッタ堆積す る構成であることを特徴とする請求項1記載の半導体装 置の製造方法。

【請求項5】 前記マグネトロンスパッタ装置は、ター ゲットと前記シリコン基板を有するウェハーとの間の空 間に、導電体のコリメート板を挿入した状態で前記高融 点金属をスパッタ堆積する構成であることを特徴とする 30 請求項1記載の半導体装置の製造方法。

【請求項6】 前記コリメート板は、上面の形状が網状 であることを特徴とする請求項5記載の半導体装置の製 造方法。

【請求項7】前記髙融点金属は、チタン、コバルトおよ びニッケルのいずれか一の金属であることを特徴とする 請求項1乃至6のうちいずれか一項記載の半導体装置の 製造方法。

【請求項8】 ターゲットホルダに保持されたターゲッ トと、ターゲットに対面させるようにして、ターゲット 40 金属を堆積させるウェハーを保持するウェハーホルダと を備え、ターゲット金属をウェハー上にスパッタリング するスパッタ装置において、

ターゲットホルダと、ウェハーホルダとの間に、ターゲ ットからウェハーに向けて貫通した多数個の貫通孔を有 する導電体からなるコリメート板を接地した状態で介在 させることを特徴とするスパッタ装置。

【請求項9】 コリメート板が、ターゲットホルダーに 対して第1の間隔D、以下で第2の間隔D、以上の範囲 の間隔で配置されていることを特徴とする請求項8に記 50 て、LDD構造としてN型ソース・ドレイン領域30

載のスパッタ装置。

【請求項10】 第1の間隔D」が50mmであり、第2 の間隔D, が24mmであることを特徴とする請求項10 に記載のスパッタ装置。

【請求項11】 コリメート板を前記範囲の間隔内に位 置決めし、保持する位置調整手段を備えていることを特 徴とする請求項9又は10に記載のスパッタ装置。

【請求項12】 コリメート板は、貫通孔のアスペクト 比が0.7以上で1.3以下の網状板であることを特徴 10 とする請求項8から11のうちのいずれか1項に記載の スパッタ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に係り、特にゲート、ソースおよびドレイン表面を 自己整合的にシリサイド化することにより、低抵抗化を 図るMOS型電界効果トランジスタ(MOSFET)の 製造方法に関する。また、本発明は、ゲート電極に高融 点金属シリサイド膜を形成する際、ゲート酸化膜の絶縁 耐圧の劣化が生じないようにして、高融点金属をポリシ リコン膜上にスパッタできるスパッタ装置に関するもの である。

[0002]

20

【従来の技術】半導体装置の製造方法の一つとして知ら れる従来のサリサイドプロセスでは、特開平2-459 23号公報に開示された方法がある。この従来の半導体 装置の製造方法について、図3(a)~図3(d)の工 程順に示した縦断面図を参照して説明する。

【0003】図3(a)に示すようにP型シリコン基板 301にNウェル302を既知の方法により形成する。 次いで、P型シリコン基板301の表面にフィールド絶 縁膜としてフィールド酸化膜303を選択酸化法により 形成する。このフィールド酸化膜303に囲まれた活性 領域に、順次シリコン酸化膜などのゲート絶縁膜304 と多結晶シリコンを成長し、多結晶シリコンにリンを既 知の手法によりドープして多結晶シリコンの電気抵抗の 低減を図る。次いで、既知の手法であるフォトリソグラ フィー法とドライエッチング法により、多結晶シリコン をパターンニングしてゲート電極305を形成する。

【0004】次に、フォトリソグラフィー法とイオン注 入法により、図3(a)に示すように低濃度のN型不純 物拡散層313と低濃度のP型不純物拡散層314を形 成する。次いで、ゲート電極305の側面にシリコン酸 化膜あるいはシリコン窒化膜から構成されるサイドウォ ール306を既知の化学気相成長(CVD)技術とエッ チング技術を用いて形成する。

【0005】次に、図3(b)に示すようにフォトリソ グラフィー法とイオン注入法により、N型不純物拡散層 307とP型不純物拡散層308を形成する。かくし

7、P型ソース・ドレイン領域308が形成される。次 いで、ゲート電極である多結晶シリコンの表面と半導体 基板表面の自然酸化膜を除去し、例えばチタン膜309 をスパッタ堆積する。

【0006】次に、図3(c)に示すように窒素雰囲気 中で700℃以下の急速熱処理(以下、RTA)するこ とにより、シリコンと接触するチタン膜309のみをシ リサイド化し、C49型構造のチタンシリサイド層31 0を形成する。また、この際、フィールド酸化膜303 およびサイドウォール306と接触するチタン膜309 と半導体基板上のチタン膜の一部は窒化されて窒化チタ ン膜311となる。

【0007】次に、図3(d)に示すようにアンモニア 水および過酸化水素水等の混合液などにより、選択的に ウエットエッチングし、未反応チタンと窒化チタン膜3 11のみを除去する。次いで、前述のRTAよりも高温 (800℃以上)のRTAを行い、前記のC49型構造 のチタンシリサイド層310よりも電気抵抗率の低いC 54型構造のチタンシリサイド層312を形成する。

【0008】以上に示したサリサイドプロセスを用いる 20 ことにより、多結晶シリコン305、N型およびP型不 純物拡散層307、308の表面部分が自己整合的にシ リサイド化されるために低抵抗化され、デバイスの高速 化が図れる。このサリサイドプロセスは、必要とする領 域に限って、選択的にシリサイド化できる利点がある。

【0009】ところで、従来のマグネトロンスパッタ装 置10は、一般的には、図8に示すように、スパッタ・ チャンパ12内に、ウェハーWを載置させるウェハーホ ルダ14と、ウェハーWに離間して対面する位置にター ゲットTを保持するカソードマグネット16とを備えて 30 一へスパッタ堆積が開始された瞬間にゲート電極部に電 いる。従来のマグネトロンスパッタ装置10を使って、 例えばポリシリコンゲート電極上にCoをスパッタし て、Coシリサイド電極を形成する際、ゲート酸化膜に 絶縁不良が生じたチップが、ウェハー上に発生するこ と、特にウェハー周辺部に発生することが多く、製品歩 留りを向上させる上で、問題になっていた。

【0010】ここで、従来のマグネトロンスパッタ装置 10を使って、以下のスパッタ条件でゲート電極のポリ シリコン上にCoをスパッタしてCo膜を成膜し、次い でRTAを施してCoシリサイド化を行っ後、ゲート酸 40 化膜の絶縁耐圧の良否をウェハーのチップ毎に試験した 結果を示す。本試験では、従来のマグネトロンスパッタ 装置10を使って、図9に示すように、シリコン基板2 0上に形成されたゲート電極のポリシリコン膜22上に CoをスパッタしてCo膜24を成膜し、次いでRTA を施して Coシリサイド層を形成する。 図9は、スパッ タリングにより Co膜24をゲート電極のボリシリコン 膜22上に成膜した状態を示す。図9中、26はSiN 等からなるサイドウォール、28はゲート酸化膜であ る。

スパッタリング条件

チャンパ圧力 : 5~15mTorr

ガス流量 : Ar / 50  $\sim$  100 scc/m

スパッタパワー:1.5kW

しかし、従来のマグネトロンスパッタ装置10を使った Coスパッタリングでは、図11に示すように、特にウ エハーの周辺部のチップのゲート酸化膜に、絶縁不良が 発生し、ゲート酸化膜の絶縁耐圧が所定値以上の良好な チップのウェハー全体のチップに対する百分率、いわゆ る良品率は、図19に実験例1と実験例2の結果と合わ せ示すように、46%程度であった。図11では、ゲー ト酸化膜に重度の絶縁不良が発生しているチップは、黒 色で、軽度の絶縁不良が発生しているチップは、灰色で 彩色されている。

[0011]

【発明が解決しようとする課題】しかるに、上記の従来 の半導体装置の製造方法では、ゲートポリシリコンを形 成した後、ゲートボリシリコン上に高融点金属をスパッ 夕堆積すると、その際に、ブラズマから発生する電荷に よりゲート電極305がチャージアップし、ゲート耐圧 が劣化するという問題があった。

【0012】ゲート電極および拡散層上のみにシリサイ ドを形成する方法として、サリサイドプロセスが有効な 方法であるが、高融点金属をスパッタする際の下地構造 は、ゲート電極305の表面の自然酸化膜は除去されて おり、ゲート電極305は既に不純物がドープされてか つ、フローティングゲートとなっている。

【0013】そのため、スパッタ時、特にスパッタ放電 中あるいは待機時の放電からシャッターが開いてウェハ 荷が発生し、その電荷がゲート絶縁膜304を流れて、 ゲート耐圧が劣化するという問題が発生する。この現象 は、ゲート絶縁膜304の膜厚が薄膜化や高集積化する につれて顕著であり、微細化が進むにつれて深刻な問題 となっている。

【0014】本発明は上記の点に鑑みなされたもので、 半導体基板上に選択的に形成される絶縁膜間に高融点金 属シリサイド層を形成する半導体装置の製造方法におい て、スパッタ装置によるゲート耐圧の劣化が生じない条 件で高融点金属をスパッタする半導体装置の製造方法を 提供することを目的とする。

【0015】また、本発明の他の目的は、高信頼性及び 低抵抗化が可能なMOS型電界効果トランジスタを製造 し得る半導体装置の製造方法を提供することにある。

【0016】また、前述したように、従来のマグネトロ ンスパッタ装置を使って、Co、Ti、Ni、W等の高 融点金属をポリシリコン膜上にスパッタしてシリサイド 化を施す際に、ゲート酸化膜の絶縁性が低下するという 問題があった。そこで、本発明の更なる目的は、ゲート 50 電極に高融点金属シリサイド膜を形成する際、ゲート酸

化膜の絶縁耐圧の劣化が生じないようにして、高融点金 属をボリシリコン膜上にスパッタできるスパッタ装置を 提供することである。

#### [0017]

【課題を解決するための手段】本発明は、上記の目的を 達成するため半導体素子のゲート電極が形成されたシリ コン基板の全面に高融点金属を堆積して高融点金属膜を 形成後、熱処理して高融点金属膜との界面に高融点金属 シリサイド層を形成する半導体装置の製造方法におい となる条件で、高融点金属膜をマグネトロンスパッタ装 置によりスパッタ堆積するようにしたものである。

【0018】ここで、上記のマグネトロンスパッタ装置 は、プラズマ密度最大領域がシリコン基板の外側になる ように、ターゲットの大きさを設定して高融点金属をス パッタ堆積する構成である。

【0019】また、上記マグネトロンスパッタ装置は、 シリコン基板側のホルダマグネットがシリコン基板を有 するウェハー側面を覆う状態で高融点金属をスパッタ堆 積する構成でもよく、またプラズマ密度最大の領域がシ 20 リコン基板を有するウェハーより上方になるように、ウ エハー側のホルダマグネットの強度を設定して高融点金 属をスパッタ堆積する構成でもよい。

【0020】更に、上記のマグネットロンスパッタ装置 は、ターゲットとシリコン基板を有するウェハーとの間 の空間に、導電体のコリメート板を挿入した状態で高融 点金属をスパッタ堆積する構成でもよい。なお、上記の 高融点金属は、チタン、コパルトおよびニッケルのいず れか一の金属であることが望ましい。

Qが5C/cm<sup>2</sup>以下になる条件で高融点金属のスパッ 夕堆積を行い、ゲート耐圧の劣化を生じさせないように するものである。

【0022】このことの作用について説明する。図4は 自然酸化膜をフッ酸を用いてエッチングした後、チタン をスパッタ堆積し、次いで、熱処理を行わずにアンモニ ア水と過酸化水素水の混合液により、堆積したチタンを ウエットエッチングしたウェハーのゲート耐圧の良品率 を示す。比較として、スパッタを行わずに測定したもの も示してある。

【0023】チタンをスパッタし、すぐにウェットエッ チングした場合はゲートの初期耐圧不良が起こってお り、スパッタ中にゲート耐圧が大幅に劣化するため、そ の場合のゲート良品率は図4に1で示すように、チタン をスパッタしない場合のゲート良品率ⅠⅠに比べて良品 率が低い。

【0024】図5はスパッタ堆積する際、コリメート板 をウェハーとターゲット間に挿入した場合のゲート耐圧 良品率を、コリメート板を挿入しないでスパッタ堆積し のゲート耐圧良品率とを対比して示す。この場合も図4 と同様にスパッタ後熱処理を行わずにウェットエッチン グし測定している。

【0025】スパッタ堆積する際、コリメート板をウェ ハーとターゲット間に挿入した場合のゲート耐圧良品率 は図5にIVで示す如く、スパッタ堆積しない場合のゲー ト耐圧良品率Vと同様100%であり、同図にIIIで示 すようにチタンをスパッタし、すぐにウェットエッチン グした場合のゲート耐圧良品率に比べて、スパッタによ て、ゲート電極に到達する電荷量Qが5C/c㎡ 以下 10 るゲート耐圧の劣化が起こっておらず、良好なゲート耐 圧が得られていることがわかる。

> 【0026】この場合には、コリメート板がウェハーと ターゲット間に挿入されているためにウェハーに到達す るはずの電荷がコリメート板に流れて、ゲート電極のチ ャージアップが抑制されており、ゲート電極に到達する 電荷量Qが5C/cm'以下になるようなスパッタ堆積 ができるためである。

【0027】通常コリメートスパッタは、コンタクトホ ールの底部にチタンを異方性良く堆積し、スパッタ膜の カバレッジを改善するためのものである。しかし、この 場合においては、既成のコリメート板を用いて行わなく てもよく、電気的にアースされている例えば網状の板を ウェハーとターゲットの間に挿入されていればよく、コ リメートスパッタを用いて得られた結果と同様の結果が

【0028】このように、サリサイド構造を有したフロ ーティングゲート電極上に高融点金属をスパッタ堆積す る場合には、ウェハーへ到達する電荷量を制御する方法 として、ブラズマから不要な電荷を発生しないようにす 【0021】本発明では、ゲート電極に到達する電荷量 30 るか、発生した電荷をウェハーに到達しないようにする かが考えられる。そのため、上述の2種類あるいはそれ らを組み合わせることでゲート耐圧特性を向上させるこ とができる。

> 【0029】本発明者は、上述した本発明の目的を達成 できるスパッタ装置を実現するために、研究の末に、ゲ 一ト酸化膜の絶縁不良が発生する原因は、ターゲット近 傍の荷電粒子が、ウェハー表面に到達し、ゲート電極の ポリシリコン膜及びゲート酸化膜を貫通してシリコン基 板に貫入することにあると見い出した。即ち、ゲート酸 40 化膜の絶縁耐圧の劣化が生じる原因は、プラズマ沂傍

(ウェハー側) に存在する高荷電粒子密度領域から荷電 粒子が飛来してウェハーに衝突する衝突確率が増大する からであると推測した。ターゲットのエロージェン測定 から明らかなように、プラズマ密度の高い領域は、ター ゲットの直径方向について、中央部よりも周辺部に集中 している。そして、プラズマ密度の高い領域は、ターゲ ットからウェハーに向かう方向に見て、ターゲットの極 く近傍に存在するが、荷電粒子密度の高い領域は、むし ろプラズマ領域のウェハー側に存在していると考えられ た場合のゲート耐圧良品率と、スパッタ堆積しない場合 50 る。そこで、荷電粒子が、ウェハー上に飛来し、衝突す

るのを防止するために、ターゲットに近い位置であっ て、しかもプラズマ領域から僅かにウェハー側に離れた 位置にコリメート板を配置して、荷電粒子をコリメート 板により捕捉することを着想し、更には、ターゲットと コリメート板との位置関係を研究して、本発明を完成す るに到った。

【0030】上述した本発明の更なる目的を達成するた めに、上述の知見に基づいて、本発明に係るスパッタ装 置は、ターゲットホルダに保持されたターゲットと、タ ーゲットに対面させるようにして、ターゲット金属を堆 10 積させるウェハーを保持するウェハーホルダとを備え、 ターゲット金属をウェハー上にスパッタリングするスパ ッタ装置において、ターゲットホルダと、ウェハーホル ダとの間に、ターゲットからウェハーに向けて貫通した 多数個の貫通孔を有する導電体からなるコリメート板を 接地した状態で介在させることを特徴としている。

【0031】また、後述の実験例1及び2の結果から判 るように、コリメート板の介在効果は、コリメート板の ターゲットに対する位置によって大幅に異なり、ゲート 酸化膜の絶縁耐圧の劣化防止に関し、コリメート板のタ 20 ーゲットに対する位置には、臨界的な意義がある。そこ で、本発明の好適な実施態様では、コリメート板が、タ ーゲットホルダーに対して第1の間隔D、以下で第2の 間隔D、以上の範囲の間隔で配置されていて、更に好適 には、スパッタ装置は、コリメート板を前記範囲の間隔 内に位置決めし、保持する位置調整手段を備えている。 第1の間隔D, 及び第2の間隔D, は、スパッタ装置の 構造により、またスパッタリング条件により、それぞ れ、異なるものの、実用的には、後述する理由から、第 1の間隔D, が50mmであり、第2の間隔D, が24mm である。

【0032】また、コリメート板の表面積に対する全貫 通孔の開口面積の総和の比率、開口率は高い方がよく、 また、コリメート板の貫通孔の形状及び寸法に制約はな いものの、好適には、コリメート板は、貫通孔のアスペ クト比が0.7以上1.3以下の網状板である。

【0033】本発明は、グロー放電によりスパッタリン グを行うスパッタ装置である限り、スパッタ装置の種 類、形式に制約はなく適用でき、例えば、直流スパッタ 装置、髙周波 (RF) スパッタ装置及びマグネトロンス 40 パッタ装置に適用できる。

【0034】コリメート板がターゲットとウェハーとの 間に介在する場合、ゲート絶縁膜の初期耐圧劣化の程度 は、コリメート板とターゲットホルダとの距離、コリメ 一ト板のアスペクト比及びスパッタレートに依存すると 考えられる。

【0035】コリメート板が介在しない場合、高荷電粒 子領域から飛来する荷電粒子が直接的にウェハーに衝突 する確率は、ウェハー周辺部ほど高く、従ってウェハ周 辺部のゲート絶縁膜の初期耐圧劣化の程度がウェハー中 50 て多結晶シリコンの電気抵抗の低減を図る。

央部に比べて激しい。例えばマグネトロンスパッタ装置 の場合、マグネトロンスパッタ装置毎にカソードマグネ ットの形状、寸法が異なり、その結果、ターゲット直径 方向のプラズマ密度分布、ひいては荷電粒子の分布が異 なるため、劣化パターン(マップ)は、各装置に固有な パターンとなるものの、一般的な傾向として、ウェハー 周辺部ほど劣化が激しい。また、コリメート板が介在し ない場合、ウェハ中央部でも、コリメート板を介在させ た場合に比べて、ゲート・ソース/ドレイン間のリーク 電流の増大などが計測されており、スパッタ時にゲート 酸化膜にダメージが与えられていることは明らかであ

【0036】コリメート板とターゲットホルダとの距離 (T/C間距離)は、この高荷電粒子密度域から直接飛 来する荷電粒子を捕捉する確率が高くなるように決定さ れるべき因子であって、前述したように、コリメート板 の介在効果は、コリメート板のターゲットに対する位置 によって大幅に異なり、コリメート板のターゲットに対 する位置には臨界的な意義がある。例えば、T/C間距 離が50mm以上であると、コリメート板の介在効果は大 幅に低下する。T/C間距離を短くして、荷電粒子のコ リメート板に対する入射角度を大きくすれば、荷電粒子 のコリメータ板での捕捉確率を高めることができるの で、荷電粒子の飛来、衝突によるゲート酸化膜の絶縁耐 圧の劣化を効果的に防止できる。しかし、逆に、T/C 間距離が短すぎると、高密度プラズマ存在領域にコリメ ート板が接触するために、コリメート板がスパッタリン グされて削られる恐れがあり、非常に危険であるから、 その見地からT/C間距離には許容最短距離(例えば2 4 mm) が設定される。

【0037】また、コリメート板のアスペクト比を大き くすることは、前述の髙荷電粒子密度域からの荷電粒子 を捕捉する確率が高くなるので、ゲート酸化膜の初期絶 縁耐圧の劣化防止に有効である。しかし、アスペクト比 が大きすぎると、スパッタ金属が捕捉されるので、スパ ッタレートが低下する。

[0038]

30

【発明の実施の形態】次に本発明の各実施の形態につい て、図面と共に説明する。

本発明に係る半導体装置の製造方法の第1の実施形態 図1は本発明になる半導体装置の製造方法の第1の実施 の形態の各工程の素子断面図を示す。まず、図1(a) に示すようにP型シリコン基板101にNウェル102 を既知の方法により形成する。次いで、P型シリコン基 板101の表面にフィールド絶縁膜としてフィールド酸 化膜103を選択酸化法により形成する。このフィール ド酸化膜103に囲まれた活性領域に、順次シリコン酸 化膜などのゲート絶縁膜104と多結晶シリコンを成長 し、多結晶シリコンにリンを既知の手法によりドープレ

10

【0039】次いで、既知の手法であるフォトリソグラフィー法とドライエッチング法により、多結晶シリコンをパターンニングして図1(a)に示すようにゲート電極105を形成する。次に、フォトリソグラフィー法とイオン注入法により、低濃度のN型不純物拡散層113と低濃度のP型不純物拡散層114を形成する。次いで、ゲート電極105の側面にシリコン酸化膜あるいはシリコン窒化膜から構成されるサイドウォール106を既知のCVD技術とエッチング技術を用いて形成する。

【0040】次に、図1(b)に示すように、フォトリ 10 ソグラフィー法とイオン注入法により、N型不純物拡散 層のソース・ドレイン領域107とP型不純物拡散層の ソース・ドレイン領域108を形成する。かくして、L DD構造としてN型ソース・ドレイン領域107、P型 ソース・ドレイン領域108が形成される。

【0041】次いで、ゲート電極105である多結晶シリコンの表面と半導体基板表面の自然酸化膜を除去し、例えばゲート電極105に到達する電荷量Qが5C/cm'以下になるような条件とするマグネトロンスパッタ装置を使用して、高融点金属であるチタンをスパッタ堆20積してチタン膜109を形成する。この際、使用するマグネトロンスパッタ装置には、ウェハーとターゲット間にコリメート板のような例えば網状の導電体を挿入してスパッタを行う。

【0042】図6は本発明方法の第1の実施の形態で使用するマグネトロンスパッタ装置の一例の構成図を示す。図6(a)に示すマグネトロンスパッタ装置は、チャンバ61内にウェハーホルダ62上にウェハー63が載置され、これに離間対向する位置にカソードマグネット64とターゲット65が配置され、ウェハー63とターゲット65との間の空間位置にコリメート板66が配置されている。

【0043】通常用いるコリメート板は、スパッタ粒子の異方性を高めるものであり、網のアスペクト比が1程度のものであるが、このスパッタ装置で用いるコリメート板66は、図6(b)に上面図を示すように、網状の導電体からなる構成である。なお、このコリメート板66は、単に導電性のある板をウェハーとターゲット間に挿入すればよく、コリメート板66のアスペクト比および寸法、形状は任意であり、また、ウェハー63の全面40を覆っている必要もなく、ブラズマ強度分布が高いあるいは電荷が発生しやすい領域だけをカバーしていればよい。

【0044】さらに、また、このコリメート板66の形状はスパッタ装置によって寸法、形状を調整すればいいものである。なお、このコリメート板66の網状の導電体は、設地電位として用いてもよいが、プラズマ状態に対応して、電位を与えることによりさらに効果が上がる。また、第1の実施の形態では、チタン膜を109を堆積した例を示しているが、コバルト、ニッケル等の他50

の高融点金属を堆積するようにしても同様の効果が得られることは勿論である。

【0045】次に図1 (c) に示すように、窒化雰囲気中で700℃以下の急速熱処理(RTA)することにより、多結晶シリコンであるゲート電極105の表面およびソース・ドレイン領域107および108と接触するチタン膜109の界面のみにC49型構造のチタンシリサイド層110を形成する。また、この際、フィールド酸化膜103 およびサイドウォール106と接触するチタン膜109と半導体基板上のチタン膜109の一部は窒化されて窒化チタン膜111となる。

【0046】次に図1(d)に示すように、アンモニア水および過酸化水素水等の混合液などにより、選択的にウェットエッチングし、未反応チタンと窒化チタン膜111のみを除去する。次いで、前述のRTAよりも高温(800℃以上)のRTAを行い、前記のC49型構造のチタンシリサイド層110よりも電気抵抗率の低いC54型構造のチタンシリサイド112を形成する。

[0047] このようにして製造されたMOS型電界効果トランジスタは、スパッタによるゲート耐圧の劣化が起こっておらず、良好なゲート耐圧が得られている。コリメート板66がウェハー63とターゲット65間に挿入されているために、ウェハー63に到達するはずの電荷がコリメート板66に流れて、ゲート電極105のチャージアップが抑制されいるためである。

【0048】このようにサリサイド構造を有したフローティングゲート電極上に高融点金属をスパッタ堆積する場合には、ウェハーへ到達する電荷量を制御する方法として、発生した電荷をウェハーに到達しないようにすることでゲート耐圧特性を向上させることができる。

本発明に係る半導体装置の製造方法の第2の実施形態図2(a)に示すようにP型シリコン基板201にNウェル202を既知の方法により形成する。次いで、P型シリコン基板201の表面にフィールド絶縁膜としてフィールド酸化膜203を選択酸化法により形成する。このフィールド酸化膜203に囲まれた活性領域に、順次シリコン酸化膜などのゲート絶縁膜204と多結晶シリコンを成長し、多結晶シリコンにリンを既知の手法によりドープして多結晶シリコンの電気抵抗の低減を図る。次いで、既知の手法であるフォトリソグラフィー法とドライエッチング法により、多結晶シリコンをパターンニングし図2(a)に示すように、ゲート電極205を形

[0049]次に、フォトリソグラフィー法とイオン注入法により、低濃度のN型不純物拡散層213と低濃度のP型不純物拡散層214を形成する。次いで、ゲート電極205の側面にシリコン酸化膜あるいはシリコン窒化膜から構成されるサイドウォール206を既知のCVD技術とエッチング技術を用いて形成する。

成する。

【0050】次に、図2(b)に示すようにフォトリソ

グラフィー法とイオン注入法により、N型不純物拡散層 のソース・ドレイン領域207とP型不純物拡散層のソ ース・ドレイン領域208を形成する。次いで、ゲート 電極205である多結晶シリコンの表面と半導体基板表 面の自然酸化膜を除去し、例えばゲート電極に到達する 電荷量Qが5C/cm'以下になるような条件とするマ グネトロンスパッタ装置を用いて、高融点金属であるチ タンをスパッタ堆積してチタン膜209を形成する。

11

【0051】このときに使用するマグネトロンスパッタ 装置の構成を図7(b)、(d)または(e)に示す。 従来のスパッタ装置として、図7(a)に示す如く、チ ャンパ71内にウェハーホルダ72上にウェハー73が 載置され、ウェハー73に離間対向する位置にターゲッ ト74が配置された、ホルダーマグネットがない構造の スパッタ装置が知られているが、このものは発明者らの 詳細な実験結果により、プラズマ75のプラズマ密度が 最大の領域が最もゲート初期耐圧劣化が見られた。

【0052】これに対して、図7(b)に示すマグネト ロンスパッタ装置は、ホルダーマグネットがない構造の マグネトロンスパッタ装置において、プラズマ77のプ 20 ラズマ密度最大の領域が基板(ウェハー)外側になるよ うに、大きさを設定したターゲット76を用いた構造の マグネトロンスパッタ装置であり、上記のチタン膜20 9をスパッタ堆積した場合には、プラズマ77から発生 した電荷がウェハー73に到達しないようにできるた め、良好な電気特性が得られた。

【0053】また、図7(a)及び(b)に示したマグ ネトロンスパッタ装置は、プラズマ75、77がウェハ - 73に直接接触している構造であるが、従来のマグネ トロンスパッタ装置には図7 (c) に示すように、プラ 30 ズマ80がウェハー73に接しない状態でホルダマグネ ット79が装着されている構造のマグネトロンスパッタ 装置も知られている。すなわち、この従来のマグネトロ ンスパッタ装置では、チャンバ71内にウェハーホルダ 72上にホルダマグネット79を介してウェハー73が 載置されており、ターゲット74からのプラズマ80は ウェハー73には接しない。

【0054】しかし、この従来のマグネトロンスパッタ 装置でも、プラズマから発生した電荷(Ar'あるいは 電子)がウェハー73に到達することにより、同様にゲ 40 にウェットエッチングし、未反応チタンと窒化チタン膜 ート初期耐圧不良が生じ、発明者の詳細な実験結果よ り、ウェハー73周辺部にゲート初期耐圧の劣化箇所が 見られた。

【0055】そこで、このホルダーマグネットがある構 造のマグネトロンスパッタ装置として、この実施の形態 では、図7(d)または図7(e)に示した構造のマグ ネトロンスパッタ装置を使用してチタン膜209をゲー ト電極に到達する電荷量Qが5C/cm<sup>2</sup>以下になるよ うな条件でスパッタ堆積する。図7(d)に示すマグネ トロンスパッタ装置は、プラズマを安定化させるために 50 置では導電体の網状のコリメート板を挿入しているた

取り付けられているホルダマグネット81を、ウェハー 73の側面を覆う形状とした点に特徴があり、これによ り、プラズマ82から発生した電荷を、ホルダマグネッ ト81の磁場によりトラップすることにより、ゲート初 期耐圧不良を抑制することができる。

【0056】また、図7(e)に示すマグネトロンスパ ッタ装置は、ブラズマを安定化させるために取り付けら れているホルダマグネット83の磁界強度を、プラズマ 84のブラズマ最大領域がウェハー83より上部にある ように設定した点に特徴があり、これにより、プラズマ 84から発生した電荷を、ホルダマグネット83の磁場 によりトラップすることにより、ゲート初期耐圧不良を 抑制することができる。

[0057] 図7(d) あるいは図7(e) に示した構 造のマグネトロンスパッタ装置の場合には、ホルダマグ ネット81、83から発生した磁場により電荷がトラッ プされたことで、周辺部にも劣化箇所は見られず良好な 電気特性が得られた。実際には、マグネトロンスパッタ 装置の構造によってゲート初期耐圧の劣化の程度が変化 するため、上述のプラズマ最大領域を変更する方法とウ ェハー側のホルダマグネットにより発生する磁場によっ てトラップする方法の組み合わせで最適化する場合も考 えられる。

【0058】この第2の実施の形態では、チタンを堆積 した例を示しているが、コバルト、ニッケル等の他の高 融点金属を堆積するようにしても同様の効果が得られる ことは勿論である。

【0059】再び図2に戻って説明するに、次に図2 (c) に示すように窒素雰囲気中で700℃以下の急速 熱処理(RTA)をすることにより、多結晶シリコンで あるゲート電極205の表面およびソース・ドレイン領 域107および108と接触するチタン膜109の界面 のみにC49型構造のチタンシリサイド210を形成す る。また、この際、図2(c)に示すように、フィール ド酸化膜203およびサイドウォール206と接触する チタン膜209と半導体基板上のチタン膜209の一部 は窒化されて窒化チタン膜211となる。

【0060】次に、図2(d)に示すように、アンモニ ア水および過酸化水素水等の混合液などにより、選択的 211のみを除去する。次いで、前述のRTAよりも高 温(800℃以上)のRTAを行い、前記のC49型構 造のチタンシリサイド210よりも電気抵抗率の低いC 54型構造のチタンシリサイド212を形成する。

【0061】この実施の形態では、マグネトロンスパッ 夕装置構成を図7(b), (d)または(e)のような 構造にすることで、プラズマから発生する電荷がウェハ ーに到達せず、ゲート初期耐圧劣化が抑えられる。更 に、第1の実施の形態で用いるマグネトロンスパッタ装

め、スパッタされた膜が導電体の網状のコリメート板に 堆積されることによりウェハー上へのスパッタレートの 低下やパーティクル等の問題のため、コリメート板の交 換の必要があるのに対し、この第2の実施の形態で用い るマグネトロンスパッタ装置では、導電体の網状のコリ メート板を挿入していないため、コリメート板の交換の 必要がなくなり、装置を安定に維持し易いという利点も ある。

13

【0062】なお、以上の第1および第2の実施の形態 では、ゲート及び拡散層上に同時にシリサイドを形成す 10 る方法について示したが、ポリサイドゲート (WSix/Pol y-Si)、ポリタメルゲート(W/WNx/Poly-Si) あるい は、メタルゲート(W/SiO<sub>2</sub>)構造等のフローティングゲ ート上に高融点金属をスパッタして拡散層上にシリサイ ドを形成する場合についても、本発明を適用できること は勿論である。

【0063】本発明に係るスパッタ装置の実施形態例 本実施形態例は、本発明に係るスパッタ装置をマグネト ロンスパッタ装置に適用した実施形態の一例であって、 図10(a)は本実施形態例のマグネトロンスパッタ装 20 材質 置の構成を示す模式的断面図、図10(b)はコリメー ト板の平面図、図10(c)はコリメート板の側面図で ある。図10中、図8と同じ部品、部位には同じ符号を 付している。本実施形態例のマグネトロンスパッタ装置 30は、図10に示すように、基本的には、前述の図6 に示したマグネトロンスパッタ装置と同じ構成を備えて おり、スパッタ・チャンバ12内に、ウェハーWを載置 させるウェハーホルダ14と、ウェハーWに対して離 間、対面する位置にターゲットTを保持するカソードマ グネット16と、ウェハーホルダ14とカソードマグネ 30 図9に示すポリシリコン膜上に成膜した。 ット16との間に設けられた網板状のコリメート板32 とを備えている。

【0064】コリメート板32は、スパッタ粒子の異方 性を高めると共に荷電粒子を捕捉するために設けられて おり、図10(b)に示すように、正六角形を連続させ た網形状の、導電体からなる網状板として構成され、接 地されている。コリメート板32の正六角形の網目又は 孔は、ターゲットTからウェハーWに向かって貫通し、 網目又は孔のアスペクト比は1である。即ち、コリメー ト板の厚さ t (図10 (c)参照) と網目又は孔の径D 40 (網目又は孔の最大径、図10(b)参照)とは同じ長 さである。また、コリメート板32は、位置調整機構3 4により、コリメート板32の面からカソードマグネッ ト16のターゲット保持面までの距離 (T/C間距離、 図10(a)では、L」で表示)が変更され、その位置 に保持されるようになっている。位置調整機構34は、 既知の機構であって、油圧シリンダ、エアシリンダ等の 駆動装置によりコリメート板32を上下に自在に昇降さ せる。なお、コリメート板32の広さは、コリメート板

ズマ強度分布が高い、あるいは荷電粒子が発生しやすい 領域だけをカバーしておればよい。

【0065】実験例1

アネルバ(株)製のモデル番号 I-1060にコリメー ト板を装着した、本実施形態例のマグネトロンスパッタ 装置30と同じ構成の実験装置を使って、スパッタリン グ実験を行った。以下に、実験装置の仕様を簡単に示 す。

ターゲット

厚さ : 3 mm

直径 :12インチ

ウェハーホルダ

ウェハー寸法:6インチ径又は8インチ径

チャック方式:クランプチャック

コリメート板

孔径D : 23 mm : 2 3 mm 厚さt

孔の形状 : 正六角形の連続形状

アスペクト比:1

:ステンレス鋼

【0066】上述の実験装置で、カソードマグネット1 6のターゲット保持面とウェハーWの表面との距離 (T /S間距離、図10(a)では、L,で表示)を103 mmに調整し、かつカソードマグネット16のターゲット 保持面とコリメート板32の対向面との距離し、を34 mmにに調整して、ウェハーホルダ14とカソードマグネ ット16との間に印加するスパッタ電力を1.0kW、 1. 5 k W 及び2. 0 k W に変えて、以下のスパッタリ ング条件でCoをスパッタし、膜厚100AのCo膜を

スパッタリング条件

ホルダ温度 :室温

チャンバ圧力:3~8mTorr

次いで、ゲート酸化膜の絶縁耐圧の良否をチップ毎に調 べ、図12 (a)~(c)に示すように、ゲート酸化膜 の重度絶縁不良のチップを黒色、及び軽度絶縁不良のチ ップを灰色に彩色した。

【0067】実験例2

実験例1と同じ実験装置を使い、カソードマグネット1 6のターゲット保持面とウェハーWの表面との距離し、 を113mmに調整し、かつカソードマグネット16のタ ーゲット保持面とコリメート板32の対向面との距離し , を24mm、29mm、34mm、39mm、44mm及び56 mmに変更し、かつ同じL, でウェハーホルダ14とカソ ードマグネット16との間に印加するスパッタ電力を 1. 0kW、1. 5kW及び2. 0kWに変えて、計1 8回の相互に異なる条件でСοスパッタリングを行っ た。尚、その他の条件は、実験例1と同じスパッタリン グ条件と同じである。次いで、ゲート酸化膜の絶縁耐圧 32がウェハーWの全面を覆っている必要もなく、プラ50の良否をチップ毎に調べ、図13(a) $\sim$ (c)から図

16

18(a)~(c)に示すように、ゲート酸化膜の重度 絶縁不良のチップを黒色、及び軽度絶縁不良のチップを 灰色に彩色した。

【0068】図19に示すように、スパッタ電力をパラ メータとして、実験例1と2の実験結果を集計した。図 19では、横軸にし、、縦軸にゲート酸化膜の良品率 (%)を取っている。図19から判る通り、スパッタ電 カの大小にかかわらず、L, が39m以下では、良品率 がほぼ100%に達し、一方、L、が44mm以上では、 良品率は60%以下に急激に低下する。即ち、ゲート酸 10 化膜の良品率、即ちコリメート板32の介在効果に関 し、コリメート板32のターゲット、又はカソードマグ ネットに対する明確な臨界的位置が、39mmと44mmの 間に存在することが判る。図19の左端の棒グラフは、 コリメート板を介在させないときの良品率の数値であっ て、L、が56mmのときの良品率とほぼ同じである。 【0069】実験例3

実験例1と同じ実験装置を使い、カソードマグネットに 対するコリメート板の距離し、を29㎜、カソードマグ て、以下のスパッタリング条件の下でスパッタ電力(k W)とゲート酸化膜の良品率との関係を調べ、その結果 を図20に示した。また、比較のために、コリメート板 を備えていないこと除いて実験装置と同じ構成のマグネ トロンスパッタ装置を使って、スパッタリングを行い、 その結果も合わせて図20に示した。

スパッタリング条件

チャンパ圧力 :8~10mTorr :  $80 \sim 100 \, \text{scc/m}$ ガス流量

スパッタパワー: 1.5kW

図20から判る通り、本発明で特定した距離関係でコリ メート板を設けることにより、コリメート板を備えない マグネトロンスパッタ装置に比べて、本実施形態例のマ グネトロンスパッタ装置は、ゲート酸化膜の良品率のス パッタ電力依存性が極めて低い。

#### 【0070】実験例4

実験例1と同じ実験装置を使い、カソードマグネットに 対するコリメート板の距離L、を29mm、カソードマグ ネットとウェハーホルダとの距離し、を68mmに設定し て、以下のスパッタリング条件の下でスパッタレート (A/sec )とゲート酸化膜の良品率の関係を調べ、そ の結果を図21に表示した。また、比較のために、コリ メート板を備えていないこと除いて本実施形態例の同じ 構成のマグネトロンスパッタ装置を使って、スパッタリ ングを行い、その結果も合わせて図21に表示した。 スパッタリング条件

チャンバ圧力 : 8~10mTorr :  $80 \sim 100 \, \text{scc/m}$ ガス流量

スパッタパワー: 1.5kW

メート板を設けることにより、コリメート板を備えない マグネトロンスパッタ装置に比べて、本実施形態例のマ グネトロンスパッタ装置は、良品率のスパッタレート依 存性が低い。

【0071】ところで、スパッタレートを上げることに より、導電性の金属(もしくは金属珪化物)がウェハー 表面を速やかに覆うため、荷電粒子はゲートの深さ方向 よりもウェハの水平方向に進むようになり、ゲート酸化 膜の初期耐圧劣化確率は低くなる。従って、スパッタレ ートを上げることは、図21に示すように、ゲート酸化 膜の初期絶縁耐圧の劣化防止に有効である。但し、スパ ッタレートが速過ぎると、ウェハーの面内膜厚分布差が 増大し、更には高温スパッタ時のシリサイド化反応量の 減少なども懸念されるために、髙スパッタレートでのス パッタは、余り好ましくない。実験例3のスパッタパワ ーを2.6kWにすることで、スパッタレートを上げる と、コリメート板をカソードマグネット16のカソード 保持面に対する距離を50mmにした場合でも、良品率は 98%であることが検証された。なお、スパッタレート ネットとウェハーホルダとの距離し、を68mmに設定し 20 を上げてゲート酸化膜の絶縁耐圧の劣化防止を図ろうと しても、スパッタが始まった直後には荷電粒子のゲート への飛来を遮断する導電性の金属膜が成膜されていない ので、コリメート板を介在させた場合に比べて、ゲート 酸化膜の初期耐圧劣化防止の効果が低い。また、装置メ 一力の異なるエンジュラ (AMAT ENDURA) での結果で、 46.5mmでも満足する結果が得られた。

【0072】実験例5

実験例1及び実験例2で使用した本実施形態例のマグネ トロンスパッタ装置を使い、カソードマグネットに対す 30 るコリメート板の距離し、を34mm、カソードマグネッ トとウェハーホルダとの距離L、を103mmに設定し、 印加電圧を1.5kWに固定し、かつガス圧を5mTor I、8mmTorr、10mTorr、及び15mTorrに設定し て、それぞれ、Coスパッタリングを行い、ゲート酸化 膜の良品率のガス圧依存性を関係を調べた。その結果、 5mTorr、8mmTorr、10mTorr、及び15mTorrのガ ス圧で、ゲート酸化膜の良品率は、それぞれ、100% であって、コリメート板を設けたマグネトロンスパッタ 装置では、ゲート酸化膜の良品率には、ガス圧依存性が 40 無いことが判った。

【0073】以上の実験例1から実験例5の結果から、 本実施形態例のスパッタ装置は、カソードマグネット1 6のカソード保持面に対して距離24mm以上50mm以下 の範囲にコリメート板32を配置させることにより、ゲ ート電極に髙融点金属シリサイド膜を形成する際、ゲー ト酸化膜の絶縁耐圧の劣化が生じないようにして、高融 点金属をポリシリコン膜上にスパッタできるスパッタ装 置であることが実証されている。また、本実施形態例の スパッタ装置は、ゲート酸化膜の良品率に関し、スパッ 図21から判る通り、本発明で特定した距離関係でコリ 50 夕電力依存性、スパッタレート依存性及びガス圧依存性

が低く、スパッタリング条件を広い範囲で設定すること ができる。

#### [0074]

【発明の効果】以上説明したように、本発明によれば、 半導体基板上に選択的に形成される絶縁膜間に高融点金 属シリサイド層を形成する半導体装置の製造方法におい て、ゲート耐圧の劣化が生じない条件で高融点金属をス パッタ堆積するようにしたため、高融点金属シリサイド 層を形成することにより低抵抗化を図るMOS型電界効 果トランジスタ(MOSFET)を、ゲート絶縁膜の薄 10 膜化や髙集積化により微細化した場合でも、より信頼性 髙く製造することができる。

【0075】本発明に係るスパッタ装置によれば、ター ゲットホルダと、ウェハーホルダとの間に、ターゲット からウェハーに向けて貫通した多数の貫通孔を有する導 電体からなるコリメート板を接地した状態で介在させる ことにより、好適には、コリメート板をターゲットホル ダーに対して第1の間隔D、以下で第2の間隔D、以上 の範囲の間隔で配置することにより、ゲート電極に高融 点金属シリサイド膜を形成する際、ゲート酸化膜の絶縁 20 耐圧の劣化が生じないようにして、高融点金属をポリシ リコン膜上にスパッタできるスパッタ装置を実現してい る。また、本発明に係るスパッタ装置は、ゲート酸化膜 の良品率に関し、スパッタ電力依存性、スパッタレート 依存性及びガス圧依存性が低く、スパッタリング条件を 広い範囲で設定することができる。

#### 【図面の簡単な説明】

- 【図1】本発明の第1の実施の形態の各工程での素子断 面図である。
- 【図2】本発明の第2の実施の形態の各工程での素子断 30 面図である。
- 【図3】従来方法の一例の各工程での素子断面図。
- 【図4】従来のスパッタ条件で行った場合のゲート耐圧 の良品率等を示す図である。
- 【図5】コリメート板を挿入した場合のゲート耐圧特性 の良品率等を示す図である。
- 【図6】本発明の第1の実施の形態で使用するスパッタ 装置の構成図である。
- 【図7】本発明の第2の実施の形態で使用する各例のス パッタ装置と従来のスパッタ装置の構成図である。
- 【図8】従来のスパッタ装置の構成を示す模式図であ る。
- 【図9】シリサイド化の説明図である。
- 【図10】図10(a)は実施形態例のスパッタ装置の 構成を示す模式図、図10(b)はコリメート板の平面 図、図10(c)はコリメート板の側面図である。
- 【図11】従来のスパッタ装置を使ってスパッタリング した際のゲート酸化膜劣化を示すウェハーマップであ
- 【図12】図12(a)~(c)は、それぞれ、本実施 50 65、74、76 ターゲット

形態例のスパッタ装置を使って、相互に異なる条件下で スパッタした際のゲート酸化膜劣化を示すウェハーマッ ブである。

【図13】図13 (a)~(c)は、それぞれ、本実施 形態例のスパッタ装置を使って、相互に異なる条件下で スパッタした際のゲート酸化膜劣化を示すウェハーマッ **ブである。** 

【図14】図14 (a)~(c)は、それぞれ、本実施 形態例のスパッタ装置を使って、相互に異なる条件下で スパッタした際のゲート酸化膜劣化を示すウェハーマッ プである。

【図15】図15 (a) ~ (c) は、それぞれ、本実施 形態例のスパッタ装置を使って、相互に異なる条件下で スパッタした際のゲート酸化膜劣化を示すウェハーマッ ブである。

【図16】図16 (a)~(c)は、それぞれ、本実施 形態例のスパッタ装置を使って、相互に異なる条件下で スパッタした際のゲート酸化膜劣化を示すウェハーマッ プである。

【図17】図17 (a)~(c)は、それぞれ、本実施 形態例のスパッタ装置を使って、相互に異なる条件下で スパッタした際のゲート酸化膜劣化を示すウェハーマッ プである。

【図18】図17 (a)~(c)は、それぞれ、本実施 形態例のスパッタ装置を使って、相互に異なる条件下で スパッタした際のゲート酸化膜劣化を示すウェハーマッ ブである。

【図19】スパッタ電力をパラメータとして、実験例1 と2の実験結果を集計したグラフである。

【図20】良品率のスパッタパワー依存性を示すグラフ である。

【図21】良品率のスパッタレート依存性を示すグラフ である。

#### 【符号の説明】

- 10 従来のスパッタ装置
- 12 スパッタ・チャンバ
- 14 ウェハーホルダ
- 16 カソードマグネット
- 20 シリコン基板
- 40 22 ポリシリコン膜
  - 24 Co膜
  - 26 サイドウォール
  - 28 ゲート酸化膜
  - 30 実施形態例のスパッタ装置
  - 32 コリメート板
  - 34 位置調整機構
  - 61、71 チャンバ
  - 62、72 ウェハーホルダ
  - 63、73 ウェハー

19 66 コリメート板 75、77、80、82、84 プラズマ 79、81、83 ホルダマグネット 101、201 P型シリコン基板

102、202 Nウェル

103、203 フィールド酸化膜

104、204 ゲート絶縁膜

105、205 ゲート電極

106、206 サイドウォール

107、207 N型ソース・ドレイン領域

108、208 P型ソース・ドレイン領域

109、209 チタン膜

110、210 C49型構造のチタンシリサイド層

111, 211 窒化チタン膜

112、212 C54型構造のチタンシリサイド層


113、213 N型不純物拡散層

114、214 P型不純物拡散層

【図1】

113 104 105 106 103 (a) 102 -101 107 109 108 (b) 110 111 (c) 112 (d)

[図2]



101:P型シリコン基板 107:N型ソース・ドレイン領域 102:N型ウェル

108:P型ソース・ドレイン領域

103:フィールド酸化膜 109:チタン膜 104:ゲート絶縁度

110 : C49 型構造のチタンシリサイド層 105:ゲート電視

111: 壁化チタン膜


106:サイドウォール 112: C54 構造のチタンシリサイド層 201:P型シリコン基板 207:N型ソース・ドレイン領域 202: N型ウェル 208:P型ソース・ドレイン領域


203:フィールド酸化膜 209: テタン膜


204:ゲート絶縁膜 210 : C49 型構造のチタンシリサイド階

205:ゲート電機 211: 窒化チタン膜


212: C54 構造のチタンシリサイド層 206:サイドウォール
















(c)従来例2(プラズマが ウェハーに接しず、 ホルダマグネットが ある場合)


(d)ホルダマグネットが ウェハー側面を覆って いる(本発明)




(e)ホルダマグネット強度 をブラズマ密度最大の 領域がウェハーより上部 にある(本発明)


## 【図10】







【図12】










[図13]










[図14]










【図15】









[図16]









[図17]










[図18]








[図20]



[図21]



フロントページの続き

(51) Int. Cl. 6

識別記号

FΙ

29/78 21/336 (72)発明者 樋口 実

東京都港区芝五丁目7番1号 日本電気株

式会社内